Les collections

Développement et mise en page de la conception ASIC

Développement et mise en page de la conception ASIC

ASIC, circuit intégré spécifique à une application, peut être très coûteux à produire. En conséquence, il est nécessaire de s'assurer que le processus de conception et de développement de l'ASIC est entrepris de manière logique et contrôlée.

Chaque étape du processus de conception et de développement de l'ASIC doit être soigneusement surveillée et des précautions doivent être prises pour garantir que la conception finale de l'ASIC répond aux exigences et fonctionne de manière satisfaisante dans les applications du monde réel.


Étapes de conception et de développement ASIC

Il y a plusieurs étapes dans une conception ASIC de circuit intégré spécifique à une application. Chacune doit être effectuée correctement car les erreurs ultérieures dans le processus deviennent progressivement plus coûteuses à corriger. Dans l'idéal, le processus de développement devrait intégrer toutes les étapes requises, et chacune devrait être complétée de manière satisfaisante avant de passer à la suivante. Souvent, une société spécialisée externe est utilisée pour fournir le service de conception ASIC. En conséquence, il est nécessaire de s'assurer que l'interface avec le service de conception ASIC ou l'entreprise est pleinement fonctionnelle. Une manière de faire ceci est de s'assurer que le processus de conception d'ASIC est correct.

Capture des exigences De la même manière que la capture des exigences est une partie essentielle de toute conception de système, il en va de même pour une conception ASIC. Il est essentiel que toutes les exigences soient capturées afin que la conception puisse être correctement mise en place. Les modifications apportées aux exigences à un stade ultérieur entraîneront des modifications de conception qui coûteront un montant considérable à mettre en œuvre.

La modélisation À ce stade du développement ASIC, il est nécessaire de modéliser la fonctionnalité de haut niveau de la conception ASIC pour s'assurer que la bonne approche a été adoptée. Cette modélisation se fait normalement dans un logiciel, souvent en C ou dans un langage similaire. Dans certaines circonstances, il est possible d'importer le schéma de principe du circuit dans l'outil de conception pour permettre la modélisation ASIC à entreprendre.

Un domaine très important de la modélisation ASIC à ce stade est de s'assurer que les éléments de troncature et d'arrondi sont correctement incorporés. Toute incohérence peut créer des problèmes importants plus tard dans la conception qui peuvent être difficiles à localiser et à corriger.

Sélection de package ASIC Le choix du package pour l'ASIC est régi par un certain nombre de facteurs. Bien entendu, le nombre de connexions nécessaires a une influence majeure, mais il en va de même pour la dissipation thermique prévue. Des niveaux plus élevés de dissipation thermique nécessiteront un boîtier capable de transférer très efficacement la chaleur du silicium. En plus de cela, le processus de fabrication prévu pour le circuit dans lequel l'ASIC doit être incorporé aura également un impact. Enfin, le fournisseur du silicium ASIC affectera le choix du package. Différents fournisseurs d'ASIC proposeront différents packages. En conséquence, le choix final sera un équilibre entre toutes les exigences.

Les packages disponibles pour les ASIC peuvent être choisis parmi un certain nombre de packages familiers utilisés pour les circuits intégrés à grande échelle et comprennent:

  • Pack plat quadruple (QFP) - bien qu'autrefois populaires et offrant un haut niveau de connectivité, ces packages ne sont pas robustes et sont facilement endommagés. Les broches sont facilement pliées avant le soudage sur la carte cible et par conséquent, une manipulation très prudente est nécessaire.
  • Grille de billes (BGA) - c'est souvent la solution préférée maintenant car les BGA sont robustes et peuvent être manipulés dans la plupart des processus de fabrication SMT.

Capture de conception ASIC La capture de la conception pour l'ASIC peut être réalisée de plusieurs manières. L'une des méthodes les plus évidentes consiste à capturer la conception ASIC à partir d'un schéma. Cette méthode a été remplacée et les conceptions sont normalement conçues à l'aide d'outils de conception qui capturent les opérations mathématiques requises et les convertissent en la représentation de circuits requise. Il existe un certain nombre d'outils qui peuvent effectuer cela, notamment les outils de conception VHDL et Verilog. Ces outils peuvent contrôler la conception au niveau haut ou bas de la conception. Cela permet de contrôler la conception ASIC jusqu'au registre par registre ou même au niveau bit par bit.


Disposition ASIC

La disposition ASIC est une étape importante dans le développement. Le niveau de personnalisation de la disposition ASIC dépendra du type d'ASIC utilisé, mais pour les conceptions entièrement personnalisées, la disposition ASIC est beaucoup plus flexible que pour les autres versions où il peut ne pas être possible de déterminer de grands éléments de la disposition.

La disposition ASIC impliquera de nombreux facteurs, de la proximité la plus pratique de certaines sections du circuit et des temps de transit, au nombre d'interconnexions qui doivent être établies entre différentes zones. La disposition ASIC est normalement réalisée sous contrôle informatique, mais il est néanmoins possible de placer des restrictions sur la disposition ASIC pour s'assurer que certains paramètres électriques sont respectés.

Simulation ASIC et comparaison avec la modélisation Une fois que la conception de l'ASIC a été capturée, il est nécessaire de s'assurer que la conception répondra à ses exigences et qu'elle fonctionnera correctement. Une simulation supplémentaire est entreprise pour y parvenir. La conception ASIC est vérifiée par rapport au modèle logiciel généré précédemment. On constate que bon nombre des erreurs découvertes dans le circuit intégré final sont des erreurs fonctionnelles qui pourraient souvent être trouvées à ce stade si la modélisation est une représentation réaliste de la fonctionnalité ASIC cible ou requise. De plus, une vérification minutieuse du timing est essentielle, en particulier pour les conceptions ASIC entièrement personnalisées. Ceci doit être effectué sur un peu plus que la plage de température spécifiée, la plage d'entrée d'alimentation et la variation de processus envisagée.

Vérification formelle Ce domaine du cycle de vie de la conception ASIC est devenu de plus en plus important ces dernières années. Avec la complexité croissante des conceptions ASIC, il est devenu plus important d'entreprendre une vérification formelle pour s'assurer que la conception est correcte. Aspects comprenant des vérifications pour s'assurer que toutes les variables dans le modèle logiciel sont correctement définies, ainsi que la vérification d'aspects tels que le biais d'horloge et la métastabilité entre différentes zones cadencées de la conception ASIC. La métastabilité est un problème qui survient lorsque les données changent au même instant que l'horloge. Il s'agit de la probabilité en fonction du temps pour que les données de sortie ne se stabilisent pas à l'état requis si les données d'entrée et l'horloge changent en même temps.

Techniques de test ASIC Une fois fabriqué, il est nécessaire de pouvoir tester le dispositif ASIC. Trois techniques sont normalement envisagées pour l'utilisation. Le premier est le balayage des limites, JTAG, IEEE1149.1. En utilisant cette technique, il est possible de vérifier les zones d'entrée / sortie, ainsi que les circuits internes de l'appareil. Cependant, l'analyse des limites est une technique en série et elle est trop lente pour vérifier une grande partie d'un appareil complexe.

La seconde technique utilise ce que l'on appelle des chaînes de balayage. Cette technique utilise les registres existants de l'ASIC, mais chacun incorpore un multiplexeur entre l'entrée de balayage et l'entrée normale. Un certain nombre de chaînes peuvent être mises en place, chacune ayant deux entrées et une chaîne de sortie. Des vecteurs de test sont générés pour les entrées et en utilisant ceux-ci, il est alors possible d'analyser la sortie et de détecter d'éventuelles erreurs. Des séquences d'entrée de chaîne de balayage automatisées peuvent être générées et optimisées pour tester toute la logique entre les registres afin de vérifier les nœuds qui peuvent être bloqués dans un état particulier, c'est-à-dire 1 ou 0.

Pour accélérer le processus de test ASIC, un certain nombre de chaînes peuvent être implémentées, permettant ainsi d'effectuer des tests parallèles.

De plus, BIST (Built In Self Test) peut être utilisé. Ceci est particulièrement utile dans des situations telles que le test de puces incorporant des éléments comme la SRAM qui prennent beaucoup de temps à vérifier. Souvent, les vendeurs vendent ce que l'on appelle des «vecteurs en conserve» pour tester ces éléments. Comme ils sont très rentables en termes de surface de silicium et de temps de test. La technique et l'étendue de ces vecteurs peuvent souvent influencer le choix du fournisseur.

Test physique des prototypes d'ASIC Lorsque les prototypes physiques ASIC en silicium sont disponibles, il est nécessaire de leur faire un test complet, y compris un test avec l'ASIC dans le circuit cible. Non seulement il est nécessaire de vérifier leur fonctionnement, mais en plus de cela, des contrôles de l'étalement du procédé sont entrepris pour donner une indication du rendement probable en production. L'objectif est un écart étroit qui n'est pas proche des limites de limite d'échec.

Il est possible que certains problèmes se posent à ce stade. Pour étudier les problèmes, un certain nombre de techniques peuvent être utilisées. L'analyse des limites est un outil puissant, et des vérifications peuvent également être effectuées autour de l'interface avec les circuits externes. Une technique qui a été utilisée avec succès était de sonder directement sur le silicium ASIC lui-même. Cela n'est normalement pas possible maintenant compte tenu des très petites tailles de fonctionnalités qui sont courantes aujourd'hui.

Une autre technique consiste à étudier les symptômes, puis à générer une hypothèse qui peut ensuite être testée par rapport à la simulation de l'ASIC. Cela permet de simuler le problème correct, puis de le corriger.

Revues du cycle de vie et remise à la fabrication Comme pour toute interface entre services ou différents domaines d'une équipe de développement, il est nécessaire de s'assurer que les interfaces fonctionnent de manière satisfaisante et que toutes les informations requises sont transmises avec précision. Cela est particulièrement vrai de l'interface avec le fournisseur de silicium car ils forment une entreprise différente et auront différents processus par lesquels ils travaillent. Pour ce faire, le transfert d'informations vers et depuis le service de conception ASIC est normalement effectué sur une base formelle, et les fournisseurs de silicium s'attendront souvent à voir de nombreux éléments, y compris les résultats de vérification pour la conception ASIC, dans le cadre de cela.


Résumé

Si le processus de conception ASIC est entrepris avec soin, il est possible de récolter de très grands avantages en termes de réduction du coût unitaire et souvent d'amélioration des performances. Cependant, si des erreurs entrent dans le processus, les coûts de développement peuvent augmenter à mesure que d'autres itérations du processus de conception et de développement ASIC sont nécessaires. En conséquence, des précautions sont nécessaires pour s'assurer que le développement de l'ASIC est accompli avec succès.

Voir la vidéo: What is Application Specific Hardware - ASICS (Novembre 2020).